マルチコアのソースを表示

{{出典の明記|date=2015年12月}}
'''マルチコア''' ({{lang-en-short|multiple core, multi-core}}) は、1つのプロセッサ・[[パッケージ (電子部品)|パッケージ]]内に複数の[[プロセッサ]]・コアを搭載する技術であり、[[マルチプロセッシング]]の一形態である。

外見的には1つのプロセッサでありながら論理的には複数のプロセッサとして認識されるため、同じコア数のマルチプロセッサと比較して実装面積としては省スペースであり、プロセッサコア間の通信を高速化することも可能である。主に[[並列コンピューティング|並列処理]]を行わせる環境下では、プロセッサ・[[集積回路|チップ]]全体での処理能力を上げ性能向上を果たすが、[[アムダールの法則]]による制約を受ける。このプロセッサ・パッケージ内のプロセッサ・コアが2つであれば[[デュアル]]コア (dual-core)、3つであればトリプルコア (triple-core)、4つであればクアッドコア (quad-core)、6つであれば[[ヘキサ]]コア (hexa-core)、8つは伝統的に[[インテル]]ではオクタルコア (octal-core)、[[アドバンスト・マイクロ・デバイセズ|AMD]]では[[オクタ]]コア (octa-core) と呼ばれるほか、オクトコア (octo-core) とも呼ばれる。さらに高性能な専用プロセッサの中には十個以上ものコアを持つものがあり、[[メニーコア]] (many-core) と呼ばれる<ref name="many_core" />。

なお、従来の1つのコアを持つプロセッサはマルチコアに対してシングルコア (single-core) とも呼ばれる。
[[ファイル:Dual Core Generic.png|thumb|200px|シングルダイ・マルチコアの一例の概念図。この場合、プロセッサ・コアと[[キャッシュメモリ|レベル1キャッシュ]]が2つあり、レベル2キャッシュは2つのコアと共有される。]]

== 概要 ==
マルチコアはシングルコアに対し、[[集積回路#プロセス・ルール|プロセスルール]]が同じであれば、[[実装]]したプロセッサ・コア数に比例して[[ダイ]]が大きくなる。面積が増えると、級数的に製造不良が増えるなど製造の面での難度が上る（[[歩留まり]]が悪化する）。

並列コンピューティングに対応した[[プログラミング (コンピュータ)|プログラミング]]が必要なため、[[ソフトウェア]]の開発は難しくなるが、[[オペレーティングシステム|OS]]や[[ミドルウェア]]などが並列処理の支援を行なうことでソフトウェア開発は容易なものとなる場合がある。既にマルチプロセッサ対応しているシングルコア・プロセッサを基にする、マルチコア・プロセッサの製品化は論理設計を省略できるため比較的簡単である。

性能が要求される[[ワークステーション]]、[[サーバ]]分野はもとより、[[パーソナルコンピュータ]] (PC) でも、高消費電力と廃熱処理（および冷却に伴う騒音対策）などによる制約や、[[クロック周波数]]向上対効果の停滞などにより、この技術へのシフトが進んでいる。

マルチコア・プロセッサは消費電力低減と発熱抑制を目的に、各コアごとに動作電圧やクロック・スピードの可変制御を行なったり、休止状態を含む動作状態の制御を行なっている製品もある。コアごとに複数の電圧で給電するシステムが別途必要となるため、単一電圧に比して設計・実装・製造難易度は高い。

マルチコア・プロセッサに似た技術に、[[同時マルチスレッディング]] (simultaneous multi-threading, SMT) がある。これは1つのプロセッサを外部から2つ以上に見せるという点では同じだが、実際に存在しているコアは1つ、すなわちシングルコアであるという点でマルチコア技術とは根本的に異なる。

== 用語 ==
効果的に説明するために、まず使用する用語を示す。
;ダイ (die)
:[[シリコンウェハー]]上に[[半導体]][[回路]]を作り、四角に切り出したもの。ベア・チップやペレットとも呼ばれる。ダイはプロセッサ・[[パッケージ (電子部品)|パッケージ]]（CPUパッケージ）と呼ばれる覆いで封止されている。プロセッサはパッケージ化によって、基板との接点、[[ヒートスプレッダ]]、コンデンサ、抵抗などが一体となっている。
:半導体産業ではプロセス済みのウェハーやダイの生産までが上流工程であり、テストとパッケージ封入が下流工程になる。大手半導体企業で自社生産としている場合でも下流工程はアウトソーシングしていることがある。シリコンウェハーは[[クリーンルーム|無塵環境]]で製造されるが、[[不純物]]等の影響で不良箇所の発生が避けられない。ダイ上のどこか一箇所にでも不良があれば製品にはならないため、プロセスルールの微細化による回路の縮小でダイサイズを縮小し、シリコンウェハーからの切り出しを細分化して数を増やせば、ウェハー生産数に対するダイ不良品の数を減らすことができ、利益率が上がる。
<gallery>
|Cell Broadband Engineのダイ
ファイル:AMD 486 DX 2 66 MHz opened.jpg|AMD 486 DX 2 66 MHzのパッケージ裏面のカバーを外した様子。中央の黒と緑の部分がダイ。
</gallery>
;コア (core)
:コアとは、プロセッサ・ダイ上に作成されるプロセッサ回路の中核部分で、「[[キャッシュメモリ]]」を除く半導体回路部分。ただし、他のコアとは共有しない、コアごとのキャッシュメモリはコアに含める事がある。多くの場合、プロセッサ・ダイはコア、キャッシュメモリ、[[ボンディング]]・パッド等の接続部から構成される。
<gallery>
ファイル:VIA_Isaiah_Architecture_die_plot.jpg|VIA Isaiahのダイの構成。おおまかに、上半分がキャッシュで下半分にコアが配置されている様子がわかる。
ファイル:Quad-Core AMD Opteron processor.jpg|Quad-Core AMD Opteronのダイ。Quad-Coreで[[ホモジニアスマルチコア]]なので、おなじパターンの回路が4つある。
</gallery>
;サブストレート (substrate)
:ダイを載せて外部接続ピンなどの外力から守るデジタル半導体の主要構成部材の1つ。MCM ([[Multi-Chip Module]]) やMCP (Multi-Chip Package) の場合には1つのサブストレートに複数のダイが載る。
;チップ (chip)
:いくぶん不明瞭な意味で、半導体部品を意味する。ダイやペレットを指す場合もある。また、表面実装技術 (surface mount technology, SMT) の受動部品を指す場合もある。

== 背景 ==
{{seealso|並列計算#背景}}
[[ポラックの法則]]では、[[プロセッサ]]を構成する[[トランジスタ]]数をプロセス[[微細化]]を行なわずに単純に2倍にした場合、ダイサイズは2倍となるが、処理能力は<math>\sqrt{2}</math>倍（約1.4倍）にとどまるとされている。一方で、消費電力はトランジスタ数に比例する。この法則によれば2倍のコストで1.4倍のリターンしか得られず、プロセッサあたりのトランジスタ数を増やすことは非効率となる。

にもかかわらずn倍のトランジスタを使ってnコアのプロセッサを実装するのは、シングルコアでは壁があるからだ、ということが単純には言える。

以下では[[メインフレーム]]や[[スーパーコンピュータ]]のマルチプロセッサ化や、それを1チップに集積したマルチコア化の歴史は略史とし[[ミニコンピュータ]]と[[ワークステーション]]については割愛。[[マイクロプロセッサ]]のマルチプロセッサ化や、その[[パーソナルコンピュータ]]での実現について、背景から述べる。

=== マルチプロセッサ ===
メインフレームでは、[[UNIVAC]] 1108（1964年）<ref>{{doi|10.1145/1465482.1465493}}</ref>が最初期のマルチプロセッサシステムとして知られる。[[IBM]]の[[System/360]]（1964年）はモデル65・67で（[[:en:IBM System/360 Model 65]]・[[:en:IBM System/360 Model 67]]）で、マルチプロセッサ化が可能となった。

[[富士通]]・[[日立製作所|日立]]では、[[FACOM]]はFACOM230-60（1968年）がマルチプロセッサ機であり<ref>[https://www.fujitsu.com/jp/about/plus/museum/products/computer/mainframe/facom230-60.html FACOM230-60（1968年） : 富士通]2024年9月4日閲覧</ref><ref> [https://museum.ipsj.or.jp/computer/main/0016.html FACOM 230-60 - コンピュータ博物館]2024年9月4日閲覧</ref>提携している[[アムダール]]も1980年代にはマルチプロセッサ化した。[[HITAC]]はHITAC 8800/8700（1970年・1971年）がマルチプロセッサ機であり<ref>[https://www.hitachihyoron.com/jp/pdf/1974/01/1974_01_04.pdf 日立評論1974年1月号:電子計算機および計測]2024年9月4日閲覧</ref><ref>[https://museum.ipsj.or.jp/computer/main/0024.html HITAC 8800, 8700 - コンピュータ博物館]2024年9月4日閲覧</ref>両社ともに引き続くMシリーズではその初期よりマルチプロセッサ化した（[[FACOM Mシリーズ]]・[[HITAC Mシリーズ]]）。

[[日本電気]]・[[東芝]]は[[TOSBAC#TOSBAC-5600|TOSBAC-5600]]（1970年）<ref>[https://museum.ipsj.or.jp/computer/main/0021.html TOSBAC-5600/10, 30, 50 - コンピュータ博物館]2024年9月4日閲覧</ref><ref>[https://sts.kahaku.go.jp/diversity/document/system/pdf/006.pdf 技術の系統化調査報告「コンピュータ開発史概要と資料保存状況について -第3世代と第3.5世代コンピュータおよびスーパーコンピュータについて-」]2024年9月4日閲覧、p. 28から引用「TOSBAC-5600は1970年に発表された汎用大型コンピュータで、密結合マルチプロセシングを前提に設計され、」</ref>と、それを踏襲した[[Advanced Comprehensive Operating System|ACOS]]シリーズ77 システム600, 700<ref>[https://museum.ipsj.or.jp/computer/main/0040.html ACOSシリーズ77 システム600, 700 - コンピュータ博物館]2024年9月4日閲覧</ref>（1974年、[[ACOS-6]]系）からマルチプロセッサ化した。

[[クレイ (コンピュータ企業)|クレイ]]の[[スーパーコンピュータ]]では、[[Cray X-MP]]（1982年）が、日本電気の[[NEC SX|SXシリーズ]]ではSX-3（1989年、[[NEC SX#SX-3]]）が<ref>[https://jpn.nec.com/hpc/sxauroratsubasa/history/index.html SXシリーズ 進化の軌跡 | NEC]2024年9月4日閲覧、SX-3の項目に、引用「国産初の共有メモリ・マルチプロセッサによる並列処理や、」とある</ref><ref>[https://museum.ipsj.or.jp/computer/super/0011.html SX-3シリーズ - コンピュータ博物館]2024年9月4日閲覧</ref>、富士通では[[VPP|VPPシリーズ]]（1992年〜）が<ref>[https://www.fujitsu.com/jp/about/plus/museum/products/computer/supercomputer/vpp500.html VPP500（1992年） : 富士通]2024年9月4日閲覧</ref><ref>[https://museum.ipsj.or.jp/computer/super/0012.html FUJITSU VPP500, VX/VPP300/VPP700シリーズ - コンピュータ博物館]2024年9月4日閲覧</ref>、日立ではHITAC S-3000シリーズ（1992年、[[:en:HITAC S-3000]]）が<ref>[https://www.hitachihyoron.com/jp/pdf/1993/05/1993_05_01.pdf 日立評論1993年5月号:スーパーコンピュータシステムの動向]2024年9月4日閲覧</ref><ref>[https://museum.ipsj.or.jp/computer/super/0015.html HITAC S-3000シリーズ - コンピュータ博物館]2024年9月4日閲覧（Descriptionメタタグに、日立：4台のマルチプロセッサ構成で32GFLOPSのベクトル演算性能を有する並列ベクトル型スーパーコンピュータS-3800/3600を発表、とある）</ref>マルチプロセッサ化のはじまりである。

以上のメインフレームやスーパーコンピュータのマルチプロセッサ化では、最初は個別部品で実装されていたものが、やがて[[集積回路|IC]]化し、LSIによってプロセッサが1チップ化し、という集積度向上の自然な流れとして、1チップにマルチコアが集積されるようになっていった。

=== マイクロプロセッサの並列使用 ===
[[1970年代]]に[[マイクロプロセッサ]]が誕生し[[大量生産]]されるようになると、そのコストパフォーマンス等の特性から、複数個を束ねて使うというアイディアが生まれた。1977年に始まる[[PACS (並列計算機)|PACS]]プロジェクトでは当初から、パーソナルコンピュータやワークステーションで[[CPU]]として使われるようなマイクロプロセッサを多数並列使用している。また[[コンピュータグラフィックス]]用の[[専用計算機]]であるが、1982年のLINKS-1もそのようなシステムである<ref>[https://museum.ipsj.or.jp/computer/other/0013.html コンピュータグラフィックスシステムLINKS-1 - コンピュータ博物館]2024年9月5日閲覧</ref>（発展型のLINKS-2ではカスタムチップでの実装となった<ref>並列画像生成システムLINKS - 2のアーキテクチャ（ http://id.nii.ac.jp/1001/00015340/ ）</ref>。参考: [[Personal LINKS#歴史]]）。パーソナルコンピュータが普及すると、その[[拡張カード]]に、多数のマイクロプロセッサを搭載して並列処理に利用する、という拡張カードがあらわれ、1995年にはその自作を指南する『つくる並列処理コンピュータ <small>[[PC-9800シリーズ]]ではしる</small>』という書籍が上梓されている<ref>[https://www.tdupress.jp/book/b349739.html つくる並列処理コンピュータ - 東京電機大学出版局]2024年9月5日閲覧</ref>。

以上のマイクロプロセッサベースのマルチプロセッサシステムはいずれも、既存のOSを並列プロセッサで実行できたり、既存のアプリケーションをソースコードの小修正で利用できたり、ということはできない、既存システムとは連続性の無いシステムである。

=== PCアーキテクチャでのマルチプロセッサ化 ===
ここからは、既存システムと連続性のあるシステムに主眼をおく。

前節で述べたような連続性の無いシステムの延長にあるマルチプロセッサの[[マザーボード]]もあったようだが、良く知られているものはほとんど無い。また次に述べるSMP以前のAMPのマザーボードもわずかにある（[[PC-9821シリーズ#98SERVER SV-98シリーズ|SV-98]] model3など）。

PCアーキテクチャで連続性のあるシステムのためには、[[対称型マルチプロセッシング]] (symmetric multi-processing, SMP) の必要があり、[[x86]]では[[APIC]]を待たねばならなかった。APICには[[Intel486|486]]以降が必要だった<ref>486SXでも可かどうかはよくわからない。</ref>。APICが内蔵されるのはP54C（[[Intel Pentium (1993年)#第二世代]]）コアからで、[[1990年代]]中頃のこととなる。<ref>[https://dualsocketworld.blog.fc2.com/blog-entry-494.html デュアルソケット・ザ・ワールド　8086 Multiprocessing Features]2024年9月5日閲覧</ref>

なおP54C以降のコアだがTillamook（Mobile MMX Pentium）は非対応という情報がある<ref>[http://www.amy.hi-ho.ne.jp/nakajima-jr/kikaku/special2/cpu5.htm#mobmmx 企画課：特別企画 第2回 PC-98シリーズと CPU：第 5世代 CPU編]2024年9月5日閲覧</ref>。

P54C以降のコアを採用したプロセッサにより、[[PCサーバ|サーバ用途でのパーソナルコンピュータ類似製品]]では1990年代中頃から、デュアルソケットやクアッドソケットのマザーボードが現れるようになった（98では[[PC-9821シリーズ|PC-9821]]Rv20（および後継）がデュアルソケットである<ref>[http://www.amy.hi-ho.ne.jp/nakajima-jr/kikaku/special2/cpu7.htm#p2odp 企画課：特別企画 第2回 PC-98シリーズと CPU：第 6世代 CPU]2024年9月5日閲覧、Pentium II ODPの解説の最後を参照。</ref>）。それが本格化するのは[[インテル チップセット]]（当時はインテル以外も[[チップセット]]を提供していたので、それらも含む）がマルチプロセッサに対応するようになってからである。そういったマザーボードにデュアルコアの[[Pentium D]]（2005年）などを装着して、2ｘ2＝4 や 2ｘ4＝8 といった多数のマルチコア環境が現れている。

以上では、マルチコア化の前提となるマルチプロセッサ化がいかに可能となっていったか、を主に述べた。以下では、いかにしてマルチコア化が必須になっていったか、を述べる。

=== 発熱と消費電力の問題 ===
1990年代中頃から[[ラップトップパソコン]]での「腿（もも）が熱い」という発熱への不満やPCの放熱ファンの騒音が問題として認識され始めた。将来の汎用プロセッサは、製造プロセスの微細化による[[リーク電流]]の増加や、処理能力向上を目的とした動作クロックの高速化によって、消費電力がますます増大していくことが予想された。当時の汎用プロセッサ処理速度の向上手法のままでは、汎用プロセッサのダイ温度が非現実的なまでに高温となり、冷却機構の物理的な限界から性能向上が頭打ちになることもまた予想された。[[2000年]]前後から一般ユーザー向けのPCでも水冷式の製品が販売されはじめた。

=== クロックの限界 ===
[[2001年]]からは1GHzを越えるCPUクロックが一般的となり、[[2010年]]頃には5GHz前後まで伸びた。しかし、1GHzの1サイクルの時間内では、光速度でも30cmしか伝播できない物理法則の壁がある。そのため、今後さらにクロックが高速化されて5GHz以上や10GHzになれば従来の[[リアクタンス|LC]]による伝播遅延に加えて、電気信号そのものの伝播の遅さも無視できなくなってくる。

=== デナード則の崩壊 ===
{{see|デナード則#2006年ごろのデナード則の崩壊}}

=== シングルコア性能の向上の限界 ===
{{いつ範囲|date=2022-11|現在}}の汎用プロセッサ内部の処理機構が[[スーパースカラー]]機構などにより既に高度に高速処理への最適化がなされている。たとえば命令の先読みによって[[投機的実行|投機実行]]と呼ばれる、本当に実行が必要かまだ決まらない内から前もって次の処理を実行してしまうという動作を常に行う、汎用プロセッサの外部に主メモリがあるにもかかわらず汎用プロセッサ上にキャッシュメモリが3段階にも用意されている、さらにプリフェッチ・キューまでが用意されているといった具合である。他にもスーパーパイプライン、[[VLIW]]、[[アウト・オブ・オーダー実行]]等がある。これらの高速処理に欠かせない汎用プロセッサの回路は、それぞれがほんの少しだけ処理の高速化に貢献している回路であり、これ以上のさらなる付加回路を汎用プロセッサに追加してもそれほどの処理の高速化には貢献しないと予測される。

=== 処理性能の向上策 ===
マルチコア・プロセッサによってプロセッサ・コア数を増やした場合、OSやソフトウェアの対応により、システム全体の処理性能を向上させられることから、これら発熱とクロックの限界への解決策になる。

実際に{{いつ範囲|date=2021-08|今日の}}PCは動画や音楽データの再生や[[エンコード]]のように、[[スレッド (コンピュータ)|マルチスレッド]]で性能向上を期待できる用途に使われることが増えている。

さらに、バックグラウンドで音楽を再生したり[[コンピュータウイルス]]のチェックを行なったりしながら、メールやWeb閲覧、文書作成、ゲームを楽しむことなどが行なわれており、複数のアプリケーションや多数のスレッドが実行される環境になっているため、マルチスレッドに対応するアプリケーションソフトウェアを利用していなくても、マルチコアの利点を享受することができる。

== マルチコア・プロセッサの歴史 ==
{{更新|date=2024-06|section=1}}
[[1999年]]、[[IBM]]は商用サーバ向けプロセッサでデュアルコアの[[POWER4]]を発表し、CPUのマルチコア化をリードした。[[2004年]][[5月]]には[[インテル]]が従来の[[Pentium 4]]の高速版でシングルコアCPUの開発コード「Tejas」の開発中止を決定したことが伝えられた。同じ頃、[[アドバンスト・マイクロ・デバイセズ|AMD]]も同社の計画から次世代のK9・K10などシリーズ以降の高速版CPUの開発を全て中止した。なお{{いつ範囲|date=2022-11|現在}}では、K8シリーズをマルチコア化の強化という新たな方向性で製品化したものをK10としている。

[[2005年]]になって、AMDは当初から消費電力を抑えマルチコア化を見越したK8アーキテクチャの設計を行い、デュアルコア製品の提供を開始した。製品名は[[Opteron|Dual-Core Opteron]]と[[Athlon 64 X2]]（のちにAthlon X2に改称）である。インテルは、マルチコアCPUの市場投入の出遅れをカバーするために、単純に2つのCPUのダイ (die) を1つのパッケージに封入したマルチコア・マルチダイ形式をとり、マルチコア・チップを早く出荷するというアプローチを取った。製品名では[[Pentium D]]など。{{いつ範囲|date=2022-11|近年}}では逆にAMDが設計の単純なマルチダイのOpteronチップを出荷する一方で、IntelはCPUコアのモジュール化によって派生ダイの製造を容易にし、リングバスの導入によりコア数の増減を容易にしているため、マルチダイの手段を取っていない。
また同じ2005年には[[サン・マイクロシステムズ]]はサーバ向けプロセッサ[[UltraSPARC T1]]で8コアを実現した。

このほか[[Power Architecture]]系では、[[2006年]]リリースの[[Cell Broadband Engine|Cell]]が8コア<ref>設計上は9コアが存在するが、うち1コアは[[歩留まり]]向上のための予備であり、出荷前に無効化されている。</ref>、[[2010年]]リリースの[[POWER7]]が8コアである。

== マルチコア・プロセッサの技術 ==
{{see also|マルチプロセッシング}}

=== ホモジニアスとヘテロジニアス ===
同種のコアを複数実装する「ホモジニアスマルチコア」と、異種のコアを実装する「[[ヘテロジニアスマルチコア]]」が存在する。

[[IBM]]、[[ソニー・コンピュータエンタテインメント]]、[[東芝]]の3社が共同開発し[[PlayStation 3]]に組み込まれている[[Cell Broadband Engine|Cell]]プロセッサは、1個の汎用的なプロセッサコアと、ストリーミング処理に特化した8個のシンプルなプロセッサコアを組み合わせた「ヘテロジニアスマルチコア」というアプローチをとっている。

[[Xbox 360]]のプロセッサ・コアは対称型マルチコアと呼ばれる3コアのプロセッサで、構造上はホモジニアスに属するものである。[[同時マルチスレッディング]] (SMT) をサポートし、最大6つのハードウェアスレッドを同時に駆動することができる。

米AMD社はさらなる高処理能力化への手法としてヘテロジニアスマルチコアプロセッサを計画し、[[AMD_Fusion|Fusion]]プロジェクトと命名した。その手始めとして、グラフィックス処理装置 ([[Graphics Processing Unit]], GPU) 開発企業であるカナダの[[ATI Technologies|ATI]]社を[[2006年]]に買収し、GPUと汎用プロセッサを同一[[ダイ]]に集積したCPU製品 ([[AMD Accelerated Processing Unit]], APU) を登場させた。

また、[[命令セット]]の形式が同じコアを組み合わせたプロセッサのうち、[[ARMアーキテクチャ]]の[[big.LITTLE]]のように、処理能力（動作クロック周波数）の高いコアと処理能力の低いコアを組み合わせたプロセッサも、トランジスタ数や消費電力の点で有利な低コストのマルチコアと考えられる。同一命令セットという観点ではホモジニアスではあるが、処理能力の点では同一ではなくヘテロジニアスとなる。異種CPUトポロジー (heterogeneous CPU topologies) とも呼ばれる<ref>[https://www.kernel.org/doc/html/latest/scheduler/sched-energy.html Energy Aware Scheduling — The Linux Kernel documentation]</ref>。

=== 電力管理 ===
マルチコア化の目的の1つに低消費電力化がある。マルチコアに限らないが、多くの汎用プロセッサや専用プロセッサでは、使用しないコアのクロックを停止する「クロック・ゲーティング」、機能ブロックごとに電源供給を停止して[[リーク電流]]そのものを無くす「パワー・ゲーティング」が備わっている。

汎用プロセッサの中には他のコアを停止する代わりに1つのコアだけ供給電圧やクロックを高めてシングルコアでの処理性能を高める技術も導入が予定されている。機能ブロックごとにスレッシュホールド電圧値を変えて動作速度を変えるのは「マルチVth」と呼ばれる。マルチコアでは、機能ブロックごとでしか行なえなかったシングルコア製品よりさらに進んだ電力と処理性能との最適化機能が取り込まれる。

=== メモリ・ボトルネックの解消 ===
現代のプロセッサは[[ノイマン型]]であるため、[[ノイマンズ・ボトルネック]]による処理速度の制約がある。2009年現在の[[主記憶装置]]に使われる[[ダイナミックランダムアクセスメモリ|DRAM]]の速度はプロセッサに比べて極めて遅く、この速度差を解消するメモリ技術は未だに現れていない。

シングルコアでは、プロセッサ内部に小容量のキャッシュメモリを何階層も重ねて持つなど、遅い主記憶装置でもプロセッサの処理性能を大きく損なうことを避けてきたが、複数のプロセッサ・コアを単一の主記憶装置へ接続することは、メモリアクセスによる[[ボトルネック]]が顕在化する危険性をはらんでいる。

; 主記憶装置アクセスの高速化
: 代表的なプロセッサ・メーカー2社{{どれ|date=2022-11}}は、外部（[[ノースブリッジ]]）にあったDRAMコントローラーをマルチコア・プロセッサに取り込み、これらのアクセス信号線を高速化するなど主記憶装置への[[帯域幅]]を広げることで対応する予定である。
; キャッシュシステムの高度化
: 主記憶装置であるDRAMとプロセッサ側との速度差はマルチコアの採用によって一層拡大するため、シングルコア以上にキャッシュシステムによるメモリ帯域幅の確保は重要となる。
: 幸い、プリフェッチへの努力をある程度あきらめることで、そういった回路へ割いていたトランジスタが削減できてそれぞれのプロセッサ・コアを小さく作れるため、プロセスルールの微細化による恩恵も続くことに合わせて、複数のプロセッサ・コアを1つのダイに載せてもなお、充分な容量のローカルキャッシュを作り込む余裕が生まれる。
: 各コアごとにローカルでキャッシュを持つことはアクセス・スピードでは有利になるが、互いのローカル・キャッシュの内容を同一に保つスヌープ機構が複雑になり、各ローカル・キャッシュを共有し合う機構ではさらに複雑になる<ref>ローカル・キャッシュを共有し合う機構とは、コアローカルなL2キャッシュとダイ共有のL3キャッシュの関係で、通常はスヌープしてローカルなL2キャッシュ間のコヒーレンシを確保する仕組みである。自分のコアのL2でmissして他のコアのL2にあれば、L3ではなく他のコアのL2をアクセスする仕組みを指す。{{独自研究範囲|date=2022-11|コア数が増えるとダイ共有のL3では対応し切れなくなるためと推測される}}。</ref>。このため、複数のコアの配下で3レベルにもなるキャッシュ階層同士が最適の調停機構を実現するにはこれまでのプリフェッチへの努力とは違った種類の複雑で高速動作が求められる回路がダイの上で大きな面積を占めるようになる。この新たなキャッシュコントローラー部はかなり電力を消費するが、少しでも主記憶装置への無駄なアクセスが減らせるのであれば消費電力は総合的には削減できるとされる。

=== 冗長構成 ===
メモリ半導体ではあらかじめ冗長領域を設けて不良を少なくする工夫が行なわれているが、マルチコアの登場によって演算部であるコアも同様の冗長的な編成が可能となっている。[[ソニー・コンピュータエンタテインメント]]のCellプロセッサでは8個あるコア相当のSPEの内、実際に有効化するSPEは7個とした。こうすることで1個のSPEの動作不良な量産ダイの中でも出荷可能となり、[[歩留まり]]が向上する。米インテル社から将来出荷予定のNehalemでもキャッシュメモリの冗長化だけでなく不良コアを無効化する機能が付くと公表されている。

== プロセッサ例 ==
<!--
「現行製品」「過去の製品」などの表現は使わないようにすること。記述時点の現行製品も時間が経てば過去の製品となる。
[[Wikipedia:すぐに古くなる表現は使わない]]
-->
=== 汎用プロセッサ ===
* IBMの[[POWER (マイクロプロセッサ)|POWER]]シリーズ（[[POWER4]]以降）
* サン・マイクロシステムズのRock
* [[富士通]]の[[SPARC]]64（VI以降）
* AMD ([[x86]]/[[x64]]) の[[Athlon X2]]、[[Phenom II]]、[[Opteron]]、[[AMD FX]]、[[Ryzen]]/[[EPYC]]（[[Zen (マイクロアーキテクチャ)|Zen]]）
* インテル (x86/x64) の[[Intel Core 2|Core 2 Duo/Quad/Extreme]]、[[Intel Core#Intel Core i|Core iシリーズ]]、[[Xeon]]。
: [[NetBurstマイクロアーキテクチャ]]はPC向けに関してはシングルコアだったが、サーバー向けに関してはデュアルコア製品もあった。
: [[Coreマイクロアーキテクチャ]]採用のCore 2シリーズにてPC向けでもマルチコアが導入されたが、Core 2 Soloのようにモバイル向けではシングルコア製品もあった。
: [[Nehalemマイクロアーキテクチャ]]や[[Sandy Bridgeマイクロアーキテクチャ]]はシングルコア製品もあった。[[Ivy Bridgeマイクロアーキテクチャ]]以降はデュアルコア以上となった。
* インテル ([[IA-64]]) の[[Itanium]] 2（Itanium 9000 / Montecito以降）
* ICTのGodson-3
* [[Appleシリコン|Apple Mシリーズ]]

なお、インテルは10個以上のコアを集積したプロセッサをメニーコアと呼んでいる<ref name="many_core">[https://news.mynavi.jp/news/2005/11/09/003.html インテル、メニーコア化への取り組みなど、研究活動に関する説明会を開催]{{リンク切れ|date=2022-11}}, マイコミジャーナル, 2005年11月09日</ref>。

==== モバイルSoC ====
* [[クアルコム]] ([[ARMアーキテクチャ|ARM]]) の[[Snapdragon]]（S3以降）
* [[NVIDIA Tegra]]
* [[Appleシリコン|Apple Aシリーズ]]

=== 専用プロセッサ ===
* [[Graphics Processing Unit]] (GPU) - [[NVIDIA GeForce]]や[[AMD Radeon]]などに代表される。単純な演算器（ストリームプロセッサ）を束ねて、複数のデータをまとめて並列処理することに特化しており、CPUとは比較にならない超マルチコア構成（数百〜数千）となっている。ウルトラハイエンド製品では1万個を超えるコアを搭載しているものもある。リアルタイム3Dグラフィックスの描画が主な用途だが、汎用処理 ([[GPGPU]]) の各種APIにも対応している。
* インテルの[[Xeon Phi]] - かつてコードネーム[[Larrabee]]として開発されていた製品の後継として登場した[[コプロセッサ]]だが、ラインナップ製品はすべて生産終了している。コア数は最大72個<ref>[https://ark.intel.com/content/www/jp/ja/ark/products/series/75557/intel-xeon-phi-processors.html 製品仕様 インテル® Xeon Phi™ プロセッサー]</ref>。
* [[シスコシステムズ]]のQFP[[ネットワークプロセッサ|ネットワーク・プロセッサ]] - 40個
* D. E. Shaw ResearchのAnton
* [[トプスシステムズ]]のTOPSTREAM - 最初からマルチコア向けに開発された日本製プロセッサ。[[MPEG-4]]および[[無線LAN]]の[[ベースバンド]]処理チップの実績あり。

=== 組み込み系プロセッサ ===
汎用プロセッサでマルチコアが一般化する以前から、[[組み込みシステム]]ではマルチコアは一般的に使われている。[[iPod]]に搭載されているPortalPlayerのチップは、「[[ARMアーキテクチャ|ARM]]7」のコアを2つ搭載している。

== 脚注 ==
{{脚注ヘルプ}}
{{reflist}}

== 関連項目 ==
* [[対称型マルチプロセッシング]]
* [[同時マルチスレッディング]]

{{並列コンピューティング}}

{{Normdaten}}
{{デフォルトソート:まるちこあ}}
[[Category:CPU]]
[[Category:並列コンピューティング]]
[[Category:フリンの分類]]