基板バイアス効果

テンプレート:出典の明記 基板バイアス効果（きばんバイアスこうか）、あるいは基板効果（きばんこうか）（英:body effect）は、MOSFETにおけるスレッショルド（しきい値）電圧が、バックゲート（基板）の電圧により変動すること。

通常、NチャネルMOSFETではソース電位がグランド電位になるソース接地回路として使われることが多く、その場合はソース・基板間に電位差が生じないので基板バイアス効果は現れないが、ソース端子が抵抗などの他のデバイスを通じて接地される場合はソース・基板間に電位差が生じるので基板バイアス効果が現れ、そのMOSFETのしきい値電圧が変動することになる。

一方、積極的に基板バイアス効果を用いることも行われている。 ソース・基板間に形成されるPN接合の逆バイアス電圧負の方向に大きくすると、後述するようにトランジスタのしきい値電圧が高くなるので、DRAMの待機時のようにリーク電流を低減する目的で適用されることがあり、また逆に高速化を期待して、ソース・基板間に順方向電流が流れない範囲で基板に小さな順方向電圧を与えてしきい値電圧を下げることも行われることもある。

原理

Siを用いた理想的なNチャネルMOSFETにおいては、閾値電圧 $V_{\mathrm{t}\mathrm{h}}$は基板バイアス電圧 $V_{\mathrm{B}\mathrm{S}}(<0)$の関数として以下の式で表される。

$V_{\mathrm{t}\mathrm{h}}(V_{\mathrm{B}\mathrm{S}})=V_{\mathrm{F}\mathrm{B}}+2{\varphi }_{\mathrm{F}}+\frac{1}{C_{\mathrm{O}\mathrm{X}}}\sqrt{2{\epsilon }_{\mathrm{S}\mathrm{i}}q{N}_A(2{\varphi }_{\mathrm{F}}+|V_{\mathrm{B}\mathrm{S}}|)}$

ただし、$V_{\mathrm{F}\mathrm{B}}$はフラットバンド電圧、$2{\varphi }_{\mathrm{F}}$は反転状態が実現した時の表面ポテンシャル、$C_{\mathrm{O}\mathrm{X}}$はゲート酸化膜容量、${\epsilon }_{\mathrm{S}\mathrm{i}}$はSiの誘電率、$q$は素電荷、$N_A$はアクセプター密度である。この式の第三項から、基板バイアス電圧$|V_{\mathrm{B}\mathrm{S}}|$が大きくなるにつれて閾値電圧が大きくなることがわかる。

負の基板バイアスを加えるということは、チャネル表面に反転してできたN型チャネルとP型基板との間のPN接合に逆バイアスをかけている状態に対応する。

この状態ではバイアスを加えていないときと比べて表面のバンドの曲がりが大きくなるため、基板側に空乏層が伸び、空乏層電荷の量が増大する。

この増えた空乏層電荷を電界によって終端するためにはより大きなゲート電圧を必要とするため、閾値電圧が増大する。

なお、NMOSにおいては$V_{\mathrm{B}\mathrm{S}}$は通常負の値である。正の値ではソースから基板へ電子が注入され、バイポーラ動作をしてしまうからである。

同様にPMOSにおいては通常$V_{\mathrm{B}\mathrm{S}}$は正の値である。

関連項目

• 電界効果トランジスタ
• MOSFET