検索結果

…'クロックスキュー'''（[[英語|英]]: '''Clock skew'''）とは、[[クロック同期設計|クロック同期型]]の電子回路において、[[クロック]]回路から送られるクロック信号が、回路の異なる部分に異なったタイミングで到着する現象である。この現象は、中間経路に存在する回路、[[容量性カップリング [[Category:クロック]] …

[[電子回路]]の分野では立ち上がり状態の時間幅が狭い[[矩形波]]をパルスと呼ぶ{{要出典|date=2019年9月}}。[[クロック]]信号や[[同期信号]]に使われる。 …

特に完全同期式回路は、全体で共有する[[クロック]]信号を利用して動作のタイミングをあわせる回路である([[クロック同期設計]])。大規模な回路で広く用いられている。設計時に大規模な回路のシミュレーシ …

=== クロック === …

[[アナログ回路]]の応用もあるが、[[デジタル回路]]（[[論理回路]]）のひとつとみなされることもある。[[クロック]]のある（同期・クロックド）ラッチでは、クロックのエッジ位置でのみ出力が変化するエッジトリガタイプと、「オープン」の期間は素通りするトランスペアレント Dラッチには、データと ''イネーブル'' の入力信号がある（イネーブルは、しばしば ''[[クロック]]'' または ''コントロール'' と呼ばれることがある）。''通過型'' という言葉は、イネーブル入力がOnのとき、入力Dからの信号が出力Qまで直 …

…成される。厳密に定められた間隔で[[同期回路|同期論理回路]]を動作させるためには矩形波の高速な遷移が適しているので、[[タイミング]]の基準や「[[クロック]]信号」に使用されている。しかしながら[[周波数領域]]グラフからわかるように、矩形波は広帯域の周波数成分を含んでいる。これらは[[電磁放射]]や電流 …

積和演算は[[デジタル信号処理]]において非常に多く使用される演算で、[[デジタルシグナルプロセッサ]]では積和算命令を1[[クロック]]で実行できる<ref>{{Cite journal | title=イチから学ぶDSP基礎の基礎（2）：専用プロセッサとしてのDSPの特徴 (1-3 …

…のスループットを得られる。整数演算装置が2/3の性能で、[[クロックあたりの命令実行数|IPC]]が[[AMD K10|K10]]より下がるため、[[クロック]]を上げて性能を補う、近年のAMDには珍しいスピードデーモン寄りのアーキテクチャとなり、K10と比べてクロックが25%ほど上昇している。 ! colspan="2" |クロック (GHz) …

クロック<math>\phi_1 \ </math>がローのとき、トランジスタQ₂はオフになる。同時にクロック<math>\phi_2… …